新聞中心

新 聞 室

智原發表PowerSlashTM矽智財於聯電55奈米超低功耗製程支援物聯網應用開發

 

聯華電子今(12日)與ASIC設計服務暨IP研發銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)共同發表智原科技於聯電55奈米超低功耗製程(55ULP)的PowerSlashTM基礎IP方案。智原PowerSlashTM與聯電製程技術相互結合設計,為超低功耗的無線應用需求技術進行優化,滿足無線物聯網產品的電池長期壽命需求。

智原科技行銷暨投資副總于德洵表示:「物聯網應用建構過程中,效能往往受制於低功耗技術。而今透過聯電55奈米超低功耗技術以及智原PowerSlashTM IP的加速模式(Turbo Mode)功能,為物聯網應用環境帶來至關重要的解決方案,除了省電更提供絕佳的效能。再次,聯電和智原共同締造了成功的晶片服務技術。」

智原PowerSlashTM IP包含多重臨界電壓元件庫、記憶體編譯器和電源管理元件,能夠充分利用聯電55ULP的優勢在0.81V至1.32V廣域電壓下運作。此外,新的加速模式功能可以有效調升性能曲線,幫助MCU核心於達到2倍效能,在相同額定時脈下減少約40%的動態功耗。

聯電矽智財研發暨設計支援處的莫亞楠資深處長也表示:「物聯網晶片設計師對於有效的節能解決方案有高度的需求。聯電擁有晶圓代工業界中最健全的物聯網專屬55奈米技術平台,結合完整的矽智財方案,可以支援物聯網產品的不間斷低功耗要求。藉由智原在我們的55ULP平台上發表的PowerSlashTM IP,能夠讓客戶使用完善的製程平台,協助提供物聯網產品的獨特需求。」

PowerSlashTM IP結合智原的低功耗設計系統、系統單晶片超低功耗控制元件與FIE3200 FPGA平台,可以使用在低功耗積體電路的前端設計或後端開發階段。聯電的55ULP技術能夠支援較低的操作電壓及sub-pA裝置漏電,為含有鈕扣電池的產品提供理想的的晶圓製程。智原與聯電合力的超低功耗解決方案,為超低功耗積體電路設計平台帶來新的基準。


 

 

新聞聯絡:
曹蘭馥 (Lan Fu Tsau)
(03)578 2258 ext. 31083
lan_fu_tsau@umc.com

 

   

Back to Top

A+ A-
Leadership
關於 UMC
股東專欄
企業永續
新聞中心
人力資源
Popular Links