IP與設計規則
    製程技術
    世界級製造能力
    測試與封裝
解決方案
    快速良率提昇
    產品良率
管理服務
    封裝解決
方案研發
    設計支援手冊
 
 


封裝解決方案研發



 
研發法則
今日先進的晶圓製程與封裝技術,在可靠度、成本與效能上,對系統單晶片、系統化封裝與三維晶片設計人員,形成了挑戰。為了有效地克服這些挑戰,聯電已與業界領導廠商合作,提供客戶諸如已完成且通過驗證的設計準則、低介電常數晶圓之材料與結構驗證、最佳化的封裝材料與參數、以及強化的可靠度效能等。此外,精密且多樣化的測試載具則是另一項可透過聯電研發方法獲得的優勢。
 
本頁內容
封裝解決方案研發包括:
> 研發法則
> 經驗證的封裝解決方案
> 測試/封裝夥伴
 


圖1. 聯電研發法則提供的解決方案能滿足客戶的需求。

經驗證的封裝解決方案
聯電也與世界領導封裝廠合作,提供經過矽驗證的封裝解決方案。由測試晶片搭配封裝技術研發開始,聯電的矽驗證封裝解決方案能夠滿足複雜設計所需的嚴格要求,快速達到驗證標準,並且能夠確保複雜晶片的可靠度,例如採用了超低介電值與低介電值銅導線這樣的晶片。所有的廠商都具有ISO9000認證,並且必須符合聯電在良率與運轉時間上所設定的標準。

圖2. 聯電針對先進封裝效能與品質提供的封裝解決方案研發。

Solutions
Capability
Bump / Flip Chip
Solder: 8" & 12" wafer
150um solder bump pitch
Wire Bond
45um in-line / 45 & 50um stagger / 45 &
50um tri-tier pad pitch, high pin count
BOAC
40nm ultra low-k / 65nm & 90nm low-k
MCP / SiP
Stack die, POP & PIP
Lead Free Package
Wire Bond
Flip Chip

圖3. 聯電的解決方案能應付不同封裝的挑戰。

測試/封裝夥伴
聯電的主要測試與封裝夥伴位於台灣以及亞洲各地。這些夥伴與聯電廠房相接近的地理位置,可產生快速服務與優異彈性的綜效。聯電的測試與封裝夥伴包含: 日月光、艾克爾、欣銓科技、寰邦科技、京元電子、NEPES、矽品、星科金朋以及聯合科技。