design solutions
  系統架構知識
  IP與設計規則
  設 計 單 元 資 料 庫
 
-
90 奈 米
 
-
0.13 微 米
 
-
0.15 微 米
 
-
0.18 微 米
 
-
0.25 微 米
 
-
0.35 微 米
 
-
0.5 微 米
  Foundry Design Kit
  IP / Memories
  Silicon Shuttle
  設 計 參 考 流 程
  設 計 驗 證
 
-
DRC/LVS/LPE FAQs
  系統單晶片製程技術
  世界級製造能力
  測試與封裝解決方案
  設計支援手冊

 

 

 

 

   
 

Silicon Shuttle® 方案


矽驗證

提早將您的原型設計通過矽驗證,是將您的產品搶在競爭者之前上市的關鍵。然而,以今日的尖端技術執行矽晶圓測試可能會非常昂貴。為了解決此一問題,聯電從2002年即強化Silicon Shuttle多重晶圓測試方案。我們增加矽梭運轉的次數與提供更好的技術,並且符合聯電的熱批時程,以大量減少週期製造時間。

2002年Silicon Shuttle方案推出前所未有的0.13微米L130平台,並且提供針對我們混合信號與射頻/互補金屬氧化半導體製程的特殊矽梭。至於0.25微米邏輯Silicon Shuttle服務目前已承包給Faraday,同時我們也提供成熟的矽梭製程,以滿足客戶對於上市時程與經濟原型設計的需求。

聯電的Silicon Shuttle方案透過在聯電製程上驗證您的先進設計,原型設計,IP(數位/類比),設計單元資料庫和I/O,將可以降低您的風險與成本。


2007 Shuttle Schedule



2008 Shuttle Schedule

不同顏色代表不同的矽梭運轉。

想要取得更多關於Silicon Shuttle方案的資訊,請與您的業務經理聯絡或是e-mail至 shuttle@umc.com

Silicon Shuttle®為聯電在美國註冊之服務商標。