設計參考流程

為因應目前迴路設計公司所面臨深次微米設計的挑戰，聯電的設計參考流程提供客戶通過矽驗證的設計方法，可以透過增加可製造性減少量產時程所需的時間。聯電的設計參考流程整合了電子設計自動化廠商的基線設計流程，來解決時序收斂，信號整合，漏電源及針對生產之設計等問題，並且採用建立在矽驗證製程設計單元資料庫上的層次結構設計方法。聯電的設計參考流程涵蓋了從電路圖／暫存器轉移層編碼到GDS-II世代製程，並且支援Cadence，Magma以及Synopsys的電子設計自動化工具。

客戶的幾項主要益處

聯電的設計參考流程在客戶於設計流程中使用設計單元資料庫，PDK／晶圓專工設計套件（FDK）或是其他工具前，就已經將任何有關設計單元資料庫，技術，工具以及流程的問題減到最小或是完全排除，並且正確預測他們晶圓的性能。簡短來說，我們的設計參考流程大大的縮短了：

		試產時程
		上市時程
		量產時程

支援技術

透過使用電子設計自動化合作夥伴包括Cadence，Magma與Synopsys所提供的工具，與聯電的設計單元資料庫，文件，SPICE（整合電路增強模擬程式）模式及數位設計的DRC/LVS/Extraction deck，這項設計流程將能支援聯電的L180，L130，和L90製程技術。聯電同時也支援混合信號設計的L180類比／混和信號參考流程。