|
||||||
|
|
|
|
|
||
 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
OTP記憶體IP供應商為系統單晶片設計公司提供一個更 聯華電子與一次寫入唯讀記憶體（One-Time-Programmable, OTP）智財供應商加拿大Sidense公司今日(25日)共同宣佈，Sidense公司的嵌入式OTP核心1T-fuseTM產品群預計送交聯華電子IP Alliance Program於90奈米及65奈米製程上驗證，並且提供給系統單晶片設計公司使用。不需額外的光罩或其他製程步驟，這項核心就能擴展至聯華電子CMOS（互補金屬氧化半導體）製程使用，讓設計公司於現有或未來的產品設計上，都能縮短上市時程並且降低成本。 此項OTP核心除了可以擴展至聯華電子CMOS製程，並且也能輕易地為其他製程節點例如110奈米或80奈米所採用，方便客戶在系統單晶片製程世代遷移上使用。Sidense公司的高密度巨集指令經參數化之後，可獲得不同的組成元件，並且可以用來作為光罩唯讀記憶體的外部Flash（快閃記憶體）、EEPROM（電性可擦除式唯讀記憶體）以及可程式化邏輯閘陣列的替代選項。 “隨著嵌入式OTP核心的需求日漸提高，我們非常高興能與像聯華電子這樣的世界級晶圓專工公司合作，”Sidense公司的總裁兼執行長Xerxes Wania表示，“我們將持續與聯華電子合作，為需要低密度與高密度應用產品OTP核心的客戶，提供OTP解決方案。印表機、相機、電視機上盒、行動電話以及攜帶式電子產品，都將能受益於我們所提供的高密度、安全、低功率的1T-FuseTM OTP核心。” 今年一月，Sidense宣佈為聯華電子0.13微米標準邏輯數位CMOS製程提供OTP核心。（參考http://sidense.com/index.php?option=com_content&task=view&id=22&Itemid=23&lang=ISO-8859-1）。 “聯華電子廣泛的IP組合，對我們客戶設計今日複雜的系統單晶片來說，已經成一個強而有力的競爭優勢，”聯華電子智財研發及設計支援部部長劉康懋表示，“我們非常歡迎Sidense公司的技術加入我們的IP Alliance Program，此項核心將能為設計公司的0.13微米、90奈米及65奈米設計，提供一個通過驗證的OTP選擇。” About Sidense
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
 |