• 這次合作的第一個里程碑，可加速聯華電子 14 奈米 FinFET 製程矽智財與相關設計的認證。
• 製程驗證工具認證了關鍵製程和矽智財測試結構。
• 有助於促進聯華電子 FinFET 製程，獲得更快速及更高電源效能的系統單晶片採用。

全聯華電子與全球半導體設計製造提供軟體，IP 與服務的領導廠商新思科技 (Synopsys)，今日 (26日) 共同宣佈，兩家公司的合作已獲得成果，採用新思科技 DesignWare^® 邏輯庫的 IP 組合，和 Galaxy^TM 實作平台的一部分 - 寄生 StarRC^TM 萃取方案，成功完成了聯華電子第一個 14 奈米 FinFET 製程驗證工具的設計定案。

由於 FinFET 製程所具備的效能，功耗，晶片內變異性，以及比平面 CMOS 製程較低的數據保留電壓等優勢，引起了晶片設計公司高度的興趣。此製程驗證工具將提供初期的數據，讓聯華電子得以調整其 14 奈米 FinFET 製程，並且優化 Synopsys的DesignWare IP 產品組合，藉以得到最佳化的功耗，性能和面積。它同時也提供了數據，讓 FinFET 模擬模型與矽製程結果有更好的關聯性。在雙方持續進展中的合作關係上，採用新思科技 DesignWare 矽智財解決方案來認證聯華電子 14 奈米 FinFET 製程，可視為是雙方此次合作的第一座里程碑。

“此次設計定案的成功，是聯華電子技術上的重要里程碑，” 聯華電子市場行銷副總郭天全表示，“聯華電子的目標是提供客戶高競爭力的 FinFET 技術解決方案，將可協助客戶產品一直走在技術尖端。我們選擇了新思科技作為此次重要合作的夥伴，原因在於他們在 FinFET 領域的經驗與專業，以及在先進製程開發優質 DesignWare 矽智財的傑出紀錄。此次合作的成果將可大大嘉惠設計公司，為其帶來功耗、效能、成本上的好處。”

新思科技矽智財與系統行銷副總 John Koeter 表示， “新思科技一直引領業界，致力於開發 FinFET 技術的矽智財與工具，我們與聯華電子的合作，充分展現了雙方共同的堅定承諾，開發通過驗證之矽智財與工具，藉此降低設計公司在整合上的風險，並且加速其產品的量產時程。”