聯華電子與 ASIC 設計服務領導廠商智原科技今日 (12日) 共同發表，在聯電 55 奈米低功耗嵌入式快閃記憶體 (embedded flash, eFlash) 製程的基礎矽智財元件庫 (cell library)、記憶體編譯器 (memory compiler)，以及關鍵介面 IP 等。這套完整的 55 奈米 eFlash 解決方案可同時滿足市場對低功耗與高密度的設計需求，尤其適用於各種物聯網 (IoT, Internet of Things) 與穿戴裝置 (wearable devices) 等應用。

對於需要長時間待機的電子裝置，為了延長電池續航力，低功耗的設計是首要門檻。為了滿足這樣的需求，智原透過低漏電記憶體周邊的優化設計，將記憶體編譯器的功耗大幅降低，甚至在待機模式 (stand-by mode) 時，降低幅度達 70% 以上。功能強大的 I/O 元件庫在數位與類比介面都有提供，並有一套與 5.0 伏特介面相容的高壓 I/O 元件庫可供選擇。這些 I/O 元件庫都是採用聯電高臨界電壓 HVT (high threshold voltage) 的核心元件所設計完成， 以達到降低漏電的功能。除了基礎 IP 之外，智原也開發完成了一些關鍵介面 IP，包含採 HVT 設計的低功耗 USB 2.0 OTG PHY，在閒置狀態 (idle mode) 下，相較於傳統方法所設計出的 OTG PHY，大幅降低了 65% 的功耗。

智原科技市場處處長暨發言人顏昌盛表示：「針對低功耗的應用產品，智原從 0.18 微米、0.11 微米、到現在的 55 奈米 eFlash 製程，與聯電始終保持非常密切的合作關係，以建構強大的解決方案平台，提供客戶採用。智原奠基於長期以來所累積的 IP 開發實力以及對聯電製程的熟悉度，所以這次得以推出大幅降低功耗的矽智財。而隨著這項重大里程碑的達成，以及智原與聯電的持續合作，相信雙方的客戶都將能在最短的時間內，攫取物聯網市場的新興商機。」

聯華電子矽智財研發暨設計支援資深處長林世欽表示：「聯華電子持續致力於擴大我們在 IP 資料庫上的建構，以帶給物聯網晶片設計人員更滿意的低功耗效益。我們的 55 奈米低功耗 SST eFlash 技術是一個已經被廣泛採用、有強大 IP 與設計資源投入、可供量產的製程。很高興能有智原加入聯電 55 奈米製程平台的解決方案，協助客戶進一步擴展功耗導向的應用市場商機。聯華電子期待能和智原有更進一步的合作，以滿足未來需求。」

智原的完整 55 奈米低功耗 SST eFlash IP 包含有標準元件庫、記憶體編譯器、可編程 diffusion ROM、Via ROM、I/O 元件以及低功耗 USB 2.0 OTG PHY 等。而因應不同需求，有包含 7 軌的miniLib™、8 軌的通用型元件庫，以及 12 軌的 UHS-Lib™ 可供選擇。同時，全系列也都搭載了 PowerSlash、多種電壓 Vt 元件等低功耗管理機制所需的元件庫。