新聞中心

新 聞 室

針對低耗能應用,ARM和聯華電子推出全新55奈米ULP實體IP解決方案

 

全球IP矽智財授權領導廠商ARM®與全球晶圓專工大廠聯華電子今(18)宣布ARM® Artisan®實體IP解決方案的新進展,加速以ARM處理器為核心的嵌入式系統和物聯網相關應用蓬勃發展。

聯華電子的55奈米超低功耗製程(55ULP)技術已成為低耗能物聯網應用的最佳解決方案。新推出的實體IP產品將有助於晶片設計團隊,加速並簡化為物聯網和其他嵌入式系統開發ARM系統單晶片(SoC)。

對許多講求低耗電的應用而言,盡可能最大化電池使用壽命是成功設計的關鍵。Artisan®實體IP平台將強化聯華電子的ULP技術,最大化電源效率和降低漏電功耗。主要功能如支援厚閘極氧化層(thick gate oxide)和多通道長元件庫,讓SoC工程師能運用各種工具實現物聯網應用的最佳化設計。

ARM實體IP設計事業部總經理Will Abbey指出:「完整的實體IP基礎平台對聯電55ULP製程實現物聯網應用低功耗和低成本設計至關重要。針對低功耗所需的最佳化元件庫,ARM和聯電提供SoC工程師一套完善的全新開發工具。」

聯華電子矽智財研發暨設計支援處資深處長林世欽表示:「物聯網晶片工程師經常被要求以更快的速度,設計出更省電的高度整合解決方案。聯華電子擁有晶圓專工產業最強大的物聯網專用55奈米技術平台,全面且完整的IP資源可以滿足物聯網產品永遠連線且超低耗電的要求。聯電55ULP平台納入Artisan實體IP之後,可立即增加工具選項,有助於降低設計複雜度和加速上市時程。」


Artisan元件庫將支援:

• 0.9v 超低電壓範圍,和1.2v電壓範圍操作相比,最高可節省44%動態電力和25%漏電功耗
• 多通道元件庫提供各種臨界電壓(Vt)選項,可讓SoC工程師在漏電功耗和效能之間有多種組合選擇。長通道元件庫可進一步降低高達80%的漏電。電源管理工具組(PMK)可減少動態電力和漏電的損失。
• 創新的厚閘極氧化層元件庫可大幅降低不斷電元件(always ON cells)的漏電值(比一般標準電路低350倍)。此元件庫可與較高電壓(包括物聯網裝置使用的電池電壓)連接,因此還具備了免裝電壓調節器的優勢。
• 次世代高密度記憶體編譯器提供多重電力整合模式,在極小化待機漏電功耗時保留存儲狀態。運用這些模式,SoC工程師可比一般待機減少高達95%的漏電。

聯華電子 55ULP 實體 IP 即日起於 ARM DesignStart 網站供貨。


聯華電子

ARM

   

新聞聯絡:
金百佳 (Judy Jin)
(02)2658 9168 ext. 16902
judy_jin@umc.com

ARM台灣
翁敏芳
(02)2658 9168 ext. 16902
+886-2-8752-1705
christy.weng@arm.com

高誠公關
江森
+ 886-2-2722-5369
JSeidman@golin.com

高誠公關
鄭晴
+ 886-2-2722-5369
ECheng@golin.com

   

Back to Top

A+ A-
Leadership
關於 UMC
股東專欄
企業永續
新聞中心
人力資源
Popular Links