重點摘要：

• Custom Compiler 為聯華電子客戶提供自動化視覺輔助方案。
• Custom Compiler 為聯華電子客戶提供自動化視覺輔助方案。
• 新業界標準可重複使用既有程序的設計套件 (iPDK) 和工具流程，已獲得聯電 14 奈米 FinFET 製程的認證。

聯華電子今 (14日) 與新思科技 (Synopsys) 共同宣布，雙方拓展合作關係，將 Synopsys 的 Custom Compiler^TM 和 Laker^® 客製化設計工具應用於聯電 14 奈米 FinFET 製程。此項合作為建造和驗證用於聯電 14 奈米的業界標準 iPDK，全面支援 Custom Compiler 提供視覺輔助方案於佈局流程，此突破性的功能，可縮短客戶於佈局和連接 FinFET 元件所需的時程。 Custom Compiler 解決方案整合了 Synopsys 的電路模擬、物理驗證和數位實作工具，為聯電 14 奈米製程的客戶提供完整的客製化設計解決方案。

聯華電子矽智財研發暨設計支援處林子惠處長表示：「聯華電子與 Synopsys 長期合作為客戶打造許多 iPDK。此次推出的 14 奈米 iPDK，讓客戶的佈局設計人員及我們的內部團隊，在使用 Synopsys 的客製化設計工具後，提升了電路佈局於 FinFET 的生產力。本公司很高興能夠提供此資源，幫助客戶在 14 奈米技術量產上，簡化他們的設計過程。」

Synopsys 產品銷售副總 Bijan Kiani 表示：「FinFET 製程技術目前在客戶的受歡迎度日益提高，而 FinFET 的電路佈局則可能是一項挑戰。我們與聯華電子合作，為 14 奈米製程啟用 Custom Compiler，客戶可使用 Custom Compiler 的視覺輔助方案來提升 FinFET 佈局的生產力。」

針對 Synopsys Laker^® 和 Custom Compiler^TM 製化設計工具於 14 奈米及其他製程的 iPDK，可依聯華電子的要求提供。

Custom Compiler 與新思科技的電路模擬、實體驗證 (physical verification) 及數位實作 (digital implementation) 等工具整合，可提供全面性的客製化設計解決方案。Custom Compiler 讓 FinFET 設計的完成時間從數天縮短至數小時。其自動化視覺輔助設計流程，利用佈局設計人員所熟悉的圖像使用模型，以減少編寫複雜程式碼及限制條件。藉由 Custom Compiler，無須額外設定便能自動執行例行性及重複性的任務。Custom Compiler 的自動化視覺輔助提供四種輔助工具，包括：佈局 (Layout) 輔助、設計中 (In-Design) 輔助、範本 (Template) 輔助以及協同設計 (Co-Design) 輔助。佈局輔助可利用使用者導引 (user-guided) 的佈局繞線自動化，加速完成佈局規劃；設計中輔助透過在 signoff 驗證之前即擷取物理 (physical) 及電性 (electrical) 誤差，以減少設計重複；範本輔助能協助設計人員重複使用既有的客製化佈局技術，讓先前的佈局決策更容易運用在新的設計中；協同設計輔助則結合 IC Compiler 與 Custom Compiler，提供客製化及數位實作整合解決方案。Custom Compiler 乃根據業界標準 Open Access 資料庫所開發，如需 Custom Compiler 的詳細資訊，請參閱 www.customcompiler.info。