製程技術

先進技術

40奈米製程技術

聯電是領先全球提供40奈米技術的晶圓專工廠,自2008年起已採用此先進製程產出客戶產品。聯電40奈米低功耗 (40LP)平台,可因應各種不同應用產品的設計需求,由彈性的設計平台開始,客戶可選擇最適合其特定應用產品的製程元件選項,例如高效能、低功耗電晶體。

55奈米製程技術

聯電 55奈米製程具充足產能與高良率成熟度,此主流製程節點對總營收有卓著的貢獻。聯電55奈米標準效能製程 (55SP) 係為微縮65奈米製程(65SP) 至90%,可提供客戶更小的晶片尺寸,同時以相近或更低的功率維持相同的效能。此外,亦提供相容於產業標準製程的低功耗平台 (55LP) 選項。上述兩個平台皆已通過多家客戶產品驗證。

65奈米製程技術

聯電於2005年6月起領先全球業界,為首家提供65奈米客戶產品的晶圓專工公司。聯電65奈米技術高效能(65SP)及低耗電(65LL/65LP),可滿足廣泛主流應用產品的需求。

聯電的65奈米系統單晶片解決方案,由彈性的技術設計平台開始,供客戶選擇可最佳化其特定應用產品的製程元件選項,例如標準效能 (SP)、低漏電流 (LL)或低功耗 (LP) 電晶體等。此外,聯華電子65奈米SP 製程的高效能特性,能讓晶片設計公司採用此技術,推出從消費性產品到繪圖晶片等涵蓋廣泛的應用產品。此外另可選擇多種技術選項,包括混合訊號/RFCMOS,以進一步客製化製程。

90奈米製程技術

聯電自2003年3月起,已陸續產出90奈米邏輯製程客戶產品,目前正大量生產為數眾多的90奈米客戶產品。

聯電90奈米製程提供了低介電係數或FSG技術選項,便於客戶彈性選擇最適合其應用產品的介電值材料。讓要求效能、密度及電源效率的客戶,更將受益於聯電的 90 奈米技術。

Device Offerings
40LP
55LP
55SP
65LP
65LL
65SP
90LL
90SP
90G
Vdd (V)
1.1
1.2
1
1.2
1.2
1
1.2
1
1
Core Vt
Ultra Low
V
Low
V
V
V
V
V
V
V
V
Regular
V
V
V
V
V
V
V
V
V
High
V
V
V
V
V
V
V
V
V
Super High
V
V
IO
1.8V
V
V
V
V
V
V
V
2.5UD1.8V
V
V
V
V
V
V
V
2.5V
V
V
V
V
V
V
V
V
V
2.5OD3.3V
V
V
V
V
V
V
V
V
3.3V
V
V
V
V
V
SRAM
Ultra High Density
0.213
0.499
High Density
0.242
0.425
0.425
0.525
0.525
0.99
0.99
0.99
High Current
0.303
 
0.502
   
0.62
1.16
1.16
1.16
Dual Port
0.477
0.789
0.938
0.974
0.974
1.158
2.08
2.08
2.08

 

Back to Top
A+ A-

Interested in UMC Solution for Advanced Technologies?
Contact UMC

Download

40-nanometer

 

65-nanometer

 

90-nanometer
Leadership
關於 UMC
股東專欄
企業永續
新聞中心
人力資源
Popular Links