系統架構知識
    IP與設計規則
    系統單晶片製程技術
    研發成果與計劃
    90 奈 米
    0.13 微 米
    0.15 微 米
    0.18 微 米
    0.25 微 米
    0.35 微 米
    Mixed Mode/
RFCMOS
    CMOS Image
Sensor
    高 壓 製 程
    設 計 規 則
    世界級製造能力
    測試與封裝解決方案
    設計支援手冊
 
   
 

L130


聯電0.13微米製程技術是目前業界最先進系統單晶片平台,採用最先進的材質及最高8層的銅導線,以達成無與倫比的 220k gates/mm 閘級密度。聯電的嵌入式記憶體技術包括業界最具競爭性的eSRAM位元單元,1T SRAM以及嵌入式EEPROM(電性可擦除式唯讀記憶體)。完整的設計單元資料庫設計支援使得這個平台所提供的服務更趨完整。

Printer-Friendly Format (pdf, 14kb)
0.13um Brochure (pdf)