自研發先進技術以提供客戶更高效能、更低成本的製程，一直是聯電研發團隊的宗旨。過去6年來，研發費用佔整體營業收入的平均比例超過了9%。而2004年聯電在0.18微米(含)以下製程之營收，更超越了62%。除了我們標準的先進邏輯製程外，聯電同樣致力於研發混合信號／射頻互補金屬氧化半導體（RF CMOS）製程。這些尖端的技術成功驅動了今日精密的系統單晶片（SoC, System-on-Chip）設計。

因為我們研發團隊的努力，聯電的90奈米邏輯製程技術目前已在量產中。此外，我們的多重電晶體選擇在滿足客戶對於高速元件需求的同時，也能維持最低的漏電流。多重電晶體選擇能適用於各種不同的設計與應用產品，包括電腦、通訊以及消費性電子產品。除此之外，我們的研發團隊結合聯電的生產設備，更進一步提昇了90奈米產品的良率，以達到世界級的低缺陷密度。

2003年，聯電成為第一家為客戶產出90奈米晶片的晶圓專工公司。聯電在技術上除了自行研發技術平台外，並與多家大型整合元件製造（IDM）公司合作，在先期研發階段，即為其量身訂造，共同開發製程技術，同時縮短產品研發時間與生產週期，創造雙贏的商機。

系統單晶片技術

聯電提供晶圓專工業界最完整的嵌入式記憶體平台。我們成功研發出高良率的0.13微米單晶體靜態隨機存取記憶體（1T-SRAM）、6晶體靜態隨機存取記憶體（6T-SRAM）及嵌入式快閃記憶體（Embedded Flash memory）等技術。聯電已進入量產的90奈米製程也開始提供嵌入式記憶體解決方案。因為這些技術，聯電成為業界唯一能針對尖端的系統單晶片設計，提供由低密度、中密度、到高密度嵌入式記憶體技術的半導體公司。

聯電更開發出結合混合信號／RF CMOS元件的邏輯技術平台，以提供高效能及低成本的解決方案。除了通用技術平台之外，聯電更提供完整的混合信號／RF CMOS設計環境，協助我們的客戶達成他們上市時程的需求。舉例來說，我們在2003年第四季的時候針對RF CMOS設計所推出的電磁設計法（Electromagnetic Design Methodology, EMDM）。這項突破性的設計方法可大幅減少模擬週期時間，並且讓客戶能自行設計快速、精確及低成本的電感器。

基礎研究

聯電除了穩居生產製造的領導者地位之外，也專注於推出先進的技術。聯電的90奈米製程目前已經開始使用無鉻模相位移光罩（chrome-less phase-shift masks）。之後，聯電將會將無鉻模相位移光罩技術，結合193奈米波長顯影術，應用在65奈米製程上。這項技術不但能得到高對比度的光線強度分析，也可獲得符合成本效益的製造解決方案。

除此之外，聯電的應變矽製程提供了另一個方法，能提昇晶片效能卻又無須大幅縮減閘級長度，相信未來許多我們的客戶夥伴都能受益於此項技術。在此項研究中顯示，我們成功的提昇速度達12%、降低應變矽層的缺陷密度，並且減少矽底材的成本。

在先進閘級工程部分，聯電將繼金屬電極之後接續推出高介電值閘級。聯電目前則正在進行全面多晶矽閘級的研發，研發團隊將研究其他可能用來取代金屬閘級電極的金屬，並且專注於推出應變矽製程技術。研發團隊目前也正進行研究，期望能增加通道的區域應力以提昇元件的效能。

專利的申請與獲得

聯電從創立以來，一直積極致力於創新技術的研發與製程技術的提昇。從2003年到2004年第一季季末為止，聯電總共提出了356項的專利申請。在同一段時間內，聯電也獲得了多項專利承認，其中204項來自中華民國，204項來自美國，另外35項來自其他國家。總計到2003年底，聯電在中華民國境內獲得超過4,200項專利權，在美國則獲得2,700項。此外，聯電在過去幾年中也因為在技術研發上的傑出成就，不斷獲得中華民國政府頒發的多種獎項肯定。聯電在創新製程技術與保護IP上的承諾，永遠堅定不變。