언론 보도

보도 자료

UMC 14nm FinFET 공정 개발을 가속화하기 위해 Synopsys 와 협력하다

Synopsys의 DesignWare IP와 StarRC 기생 추출 도구를 사용하여 공정 검증 차량을 통해 UMC의 14-nm FinFET을 입증하였다

 

뉴욕 아몽크 및 대만 신주, 2013년 6월 13일 -
주요 내용

  • UMC의 14nm FinFET 공정에 대한 IP 및 설계 상관 관련된 검증에 박차를 가하는 공동 작업의 첫 이정표이다.
  • 공정 검증 차량으로 핵심 공정 및 IP 테스트 구조가 검증되었다
  • 테이프아웃을 통해 더 빠르고 더 전력 효율적인 SoC(system-on-chip) 도입 가속화에 도움을 된다

글로벌 전자 업계에 반도체 설계, 검증, 제조에 사용되는 소프트웨어, IP 및 서비스를 제공하는 세계적인 선두주자 Synopsys, Inc.(나스닥:SNPS)와 반도체 파운드리 분야의 세계적 선두기업인United Microelectronics Corporation (NYSE:UMC;TWSE: 2303)("이하 UMC")은 오늘 두 기업이 UMC의 14nm FinFET 공정에서 Synopsys의 DesignWare® Logic Library IP 포트폴리오 및 GalaxyTM Implementation Platform(구현 플랫폼)의 일부인 StarRC™ 기생 추출 솔루션을 활용하여 첫 공정 검증 차량 테이프 아웃 성공을 발표했습니다.

성능, 전력, 다이 간(Intra-die)의 변동성, 그리고 평면 CMOS 공정에 걸쳐 더 낮은 유지 전압으로 인해 FinFET 공정은 설계자들의 상당한 관심을 받고 있습니다. 이 공정 검증 차량은 초기 실리콘 데이터를 제공하므로 UMC는 자사의 14nm FinFET 공정을 조정하고 Synopsys는 DesignWare IP 포트폴리오를 최적의 전력, 성능 및 영역으로 개선할 수 있습니다. 또한 FinFET 시뮬레이션 모델과 실리콘 결과가 더 나은 상관관계를 가질 수 있도록 데이터를 제공합니다. 이는 DesignWare IP 솔루션을 사용한 UMC의 14nm FinFET 공정 검증을 위한 양사의 지속적인 공동 작업의 첫 이정표입니다.

UMC의 마케팅부 책임자인 Arthur Kuo 부사장은 다음과 같이 밝혔습니다. “이 자격 검증 차량의 성공적인 테이프아웃은 UMC에게 중요한 이정표입니다. 우리의 목표는 고객이 최첨단 제품을 유지할 수 있도록 높은 경쟁력을 지닌 FinFET 기술 솔루션을 제공하는 것입니다. Synopsys는 최고급 노드에서 고품질 DesignWare IP를 개발한 실적이 있으며 FinFET에 대한 경험과 전문성을 갖추고 있기 때문에 이 중요한 공동 작업의 상대로 선택했습니다. 이러한 공동 작업 결과는 전력, 성능, 그리고 비용 면에서 설계 커뮤니티에 상당한 이점을 가져옵니다.”

Synopsys의 IP 및 시스템 마케팅 부사장인 John Koeter는 다음과 같이 말했습니다. “Synopsys는 IP 및 FinFET 기술을 위한 도구 개발 시장을 지속적으로 선도하고 있습니다. 나아가 UMC와의 공동 작업은 설계자가 통합 위험성을 낮추고 양산 속도(Time-To-Volume)를 빠르게 하도록 지원하는 검증된 IP와 도구를 제공하기 위한 두 회사의 상호 약속을 보여줍니다.”


 

 

UMC
Richard Yu
(886) 2-2658-9168 내선 번호 16951
richard_yu@umc.com

Synopsys Press Contact:
Monica Marmie
650-584-2890
16951monical@synopsys.com

MCA Investor Relations Contact:
Stephen Brennan
650-968-8900, ext 114
sbrennan@mcapr.com

   

Back to Top

A+ A-
Leadership
회사 소개
투자정보
사회책임경영
언론 보도
인재채용
Popular Links