工艺技术

先进技术

40纳米工艺技术

联电是领先全球提供40纳米技术的晶圆专工厂,自2008年起已采用此先进工艺产出客户产品。联电40纳米低功耗 (40LP)平台,可因应各种不同应用产品的设计需求,由弹性的设计平台开始,客户可选择最适合其特定应用产品的工艺组件选项,例如高效能、低功耗晶体管。

联华电子的 40纳米技术由弹性的设计平台开始,客户可选择最适合其特定应用产品的工艺组件选项,例如高效能、低功耗晶体管。

55纳米工艺技术

联电55纳米工艺具充足产能与高良率成熟度,此主流工艺节点对总营收有卓著的贡献。联电55纳米标准效能制程 (55SP) 系为微缩65纳米制程(65SP) 至90%,可提供客户更小的芯片尺寸,同时以相近或更低的功率维持相同的效能。此外,我们亦提供兼容于产业标准制程的低功耗平台 (55LP) 选项。上述两个平台皆已通过多家客户产品验证。

65纳米工艺技术

联电于2005年6月起领先全球业界,为首家提供65纳米客户产品的晶圆专工公司。联电65纳米高效能(65SP)及低耗电(65LL/65LP)技术,可满足广泛主流应用产品的需求。

联电的65纳米系统单芯片解决方案,由弹性的技术设计平台开始,供客户选择可优化其特定应用产品的工艺组件选项,例如标准效能 (SP)、低漏电流 (LL)或低功耗 (LP) 晶体管等。此外,联华电子65纳米SP 工艺的高效能特性,能让芯片设计公司采用此技术,推出从消费性产品到绘图芯片等涵盖广泛的应用产品。此外另可选择多种技术选项,包括混合讯号/RFCMOS,以进一步客制化制程。

90纳米工艺技术

联电自2003年3月起,已陆续产出90纳米逻辑工艺客户产品,目前正大量生产为数众多的90纳米客户产品。

联电90纳米工艺提供了低介电系数或FSG技术选项,便于客户弹性选择最适合其应用产品的介电值材料。让要求效能、密度及电源效率的客户,更将受益于联电的 90 纳米技术。

Device Offerings
40LP
55LP
55SP
65LP
65LL
65SP
90LL
90SP
90G
Vdd (V)
1.1
1.2
1
1.2
1.2
1
1.2
1
1
Core Vt
Ultra Low
V
Low
V
V
V
V
V
V
V
V
Regular
V
V
V
V
V
V
V
V
V
High
V
V
V
V
V
V
V
V
V
Super High
V
V
IO
1.8V
V
V
V
V
V
V
V
2.5UD1.8V
V
V
V
V
V
V
V
2.5V
V
V
V
V
V
V
V
V
V
2.5OD3.3V
V
V
V
V
V
V
V
V
3.3V
V
V
V
V
V
SRAM
Ultra High Density
0.213
0.499
High Density
0.242
0.425
0.425
0.525
0.525
0.99
0.99
0.99
High Current
0.303
 
0.502
   
0.62
1.16
1.16
1.16
Dual Port
0.477
0.789
0.938
0.974
0.974
1.158
2.08
2.08
2.08

Back to Top
A+ A-

Interested in UMC Solution for Advanced Technologies?
Contact UMC

Download

40-nanometer

 

65-nanometer

 

90-nanometer
Leadership
关于 UMC
股东专栏
企业永续
新闻中心
人力资源
Popular Links