聯華電子與 Xilinx (美商智霖) 於今日 (25日) 共同宣佈領先業界開發出可達 0.10 微米製程的複雜可程式化邏輯裝置 (CPLD) 技術。 Xilinx 在 2001 年底已採用此技術推出了 0.18 微米製程、1.8 伏特電壓，命名為 CoolRunnera®-II RealDigital CPLDs 的樣品，並計劃在 2003 年上半年度推出 0.13 微米製程，適於 1.2 至 1.5 伏特電壓的 CPLD。

Xilinx 副總裁兼 CPLD 總經理 Evert Wolsheimer 表示：Xilinx 與聯電為CoolRunner-II 產品共同發展的技術是非常模組化且極具擴充性，並適用於將來更精密的製程技術。我們已朝著 0.13 微米技術的方向發展，並預計在明年就會有以 0.13 微米技術的新產品推出。過去非揮發性的 CPLD 通常比 FPGA 的邏輯技術推出慢兩個產品世代。這一次我們有效縮短了兩種技術間的差距，在維持 CPLD 產品非揮發特性的同時，讓 CPLD 與 FPGA 的設計及技術團隊能夠達到更高的合作效益。我們預期將可在推出 0.10 微米製程之 FPGA 的六個月內即可推出 0.10 微米製程的 CPLD。

Wolsheimer 先生也表示：這項新的 CPLD 製程讓Xilinx與聯電穩固的長期合作關係更為密切。聯電是 Xilinx 的 Virtexa® 及 Spartana® FPGA 晶圓主要供應商，聯電也為 Xilinx 製造 XC9500 (5 volt)、XC9500XL (3.3 volt) and XC9500XV (2.5 volt) 的 CPLDs 及第一代及第二代的 CoolRunner 系列產品。

聯電資深副總劉富臺表示： Xilinx 在可編程邏輯元件 (FPGA) 及複雜可程式化邏輯裝置 (CPLD) 領域皆採用聯電的尖端技術，兩公司已有良好的長期合作經驗。我們很高興能夠持續而有效率地合作並共同為開發此項新技術平臺及加速 CPLD 的發展而努力。

Xilinxa® 的 CoolRunner-II RealDigital CPLDs 採用能夠在不增加成本的情形下，表現高性能及超低耗電量的 Fast Zero Powera (FZP) 設計技術。CoolRunner-II 採用 FZP 全數位核心的技術，提供除了傳統式 CPLD (採用類比技術，且耗電量較高) 之外，另一個更新更好的選擇。

Xilinx is the leading supplier of complete programmable logic solutions, including advanced integrated circuits, software design tools, predefined system functions delivered as intellectual property cores, and unparalleled field engineering support. Founded in 1984 and headquartered inSan Jose, Calif., Xilinx invented the field programmable gate array (FPGA) and fulfills more than half of the world demand for these devices today. Xilinx solutions enable customers to reduce significantly the time required to develop products for the computer, peripheral,telecommunications, networking, industrial control, instrumentation, aerospace, defense, low power portable, and consumer markets. For more information, visit the Xilinx web site at http://www.xilinx.com.