聯華電子與半導體 IP 平台領導廠商、Silicon Aware IP^TM 的先驅 Virage Logic，今日 (21日) 共同宣佈，Virage Logic 將提供 IP 與電路設計方面的專業知識，與聯華電子共同合作為其 65 奈米製程技術研發最佳化的 IP。這項合作計劃將使聯華電子次世代製程技術平台更容易為設計公司所採用，並且為例如記憶體元件等的關鍵 IP 的未來發展，提供明確可行的技術藍圖。

“在這次的合作協議中，我們可以很深刻的體認到聯華電子對於維持技術領先地位的承諾，”Virage Logic 的總技術長 Alex Shubat 表示，“因為關鍵的 IP 設計在製程一開始就被列入考慮，所以在最終製程提供給客戶使用時，我們就能較傳統製程研發流程更早提供最佳化的面積、效能、耗電以及良率。”

這項合作協議需要 Virage Logic 與聯華電子的技術與設計支援團隊緊密合作並且交換意見，以分析設計 IP 關鍵元件中的重要製程參數，例如記憶體、邏輯與 I/O，才能將系統單晶片上的面積、速度、效能以及生產良率最佳化。

“在 65 奈米製程上，設計專家和製程技術團隊需要比其他製程世代更早開始同步合作，以因應深次微米製程技術日趨複雜所帶來的挑戰，”聯華電子系統架構設計部門系統單晶片設計總工程師林子聲表示，“Virage Logic 的專業知識以及對製程參數與 IP 設計需求兩者之間關係的了解，對於這次的合作來說是非常有價值的資產，我們同時也期待 Virage Logic 對我們 65 奈米製程的貢獻，能使我們的 65 奈米製程更容易為設計公司所採用。”

Founded in 1996, Virage Logic Corporation (Nasdaq:VIRL) rapidly established itself as a technology and market leader in providing advanced embedded memory intellectual property (IP) for the design of complex integrated circuits. Today the company is a global leader in semiconductor IP platforms comprising embedded memories, standard cells, and I/Os and is pioneering the development of a new class of IP called Silicon Aware IP. Silicon Aware IP tightly integrates Physical IP (memory, logic and I/Os) with the embedded test, diagnostic, and repair capabilities of Infrastructure IP to help ensure manufacturability and optimized yield at the advanced process nodes. Virage Logic's highly differentiated product portfolio provides higher performance, lower power, higher density and optimal yield to foundries, integrated device manufacturers (IDMs) and fabless customers who develop products for the consumer, communications and networking, hand-held and portable, and computer and graphics markets. The company's comprehensive quality efforts are validated in its FirstPass-Silicon Characterization Lab, which helps ensure high quality, reliable IP across a wide range of foundries and process technologies. Headquartered in Fremont, California, Virage Logic has R&D, sales and support offices worldwide. For more information, visit www.viragelogic.com.