聯華電子今日 (15日) 在 2006 超大型積體電路技術會議 (2006 Symposium on VLSI Technology) 中，針對先進材料與元件研發，提案報告其重要研究成果。這些重要發現主要針對半導體元件微小化，其中包括在先進鎳-全金屬矽化 (Ni Fully Silicided, FUSI) 閘極技術上簡易有效地強化 MOSFET 效能的方法、採用新鍺化矽 (SiGe) 材料在 p-MOSFET 上獲得較高的遷移率通道與較佳的效能、以及透過在嵌入式源極 / 閘極上使用應變鍺化矽，創造淺層接面 (shallow junction) 的創新方法。

“聯華電子有決心克服半導體製程微縮與電晶體技術不斷演化所帶來的挑戰，以保持在半導體業界的領先地位，”聯華電子中央研究發展部門先期技術開發部副部長馬光華博士表示。“這次在超大型積體電路技術會議提出的研究成果，顯示了我們在先進製程技術如 45 奈米以及更先進製程的研發與應用上，有足夠的能力與充分的信心。這也同時展現了聯華電子的堅定承諾，為客戶提供系統單晶片晶圓專工解決方案。”

聯華電子在會議中提出數項重要發現，大多集中在如何跨越電晶體效能微小化的技術鴻溝，包括在電閘極、通道材料以及淺層接面微小化的方法上。

在電閘極方面，這是有史以來第一次，在鎳-全金屬矽化 (Ni-FUSI) 閘極上使用獨一無二的應變工程技術來達到強化效能的成果。在面對未來需要用到特殊材質與複雜製程挑戰上，全金屬矽化閘極被認為是目前多晶矽電閘極與未來雙功函數金屬閘極間最令人期待的轉折點。只要在一般全金屬矽化製程中將兩個步驟的順序倒轉，獨特的“包覆全金屬矽化”閘極架構就能在 NMOS 中提高 10% 的驅動電流。此閘極架構中與其他應力層之間的互動與效能數據也在這次會議中提出。

聯華電子在會議中同時也提到使用替代材料的話題。舉例來說，鍺化矽或鍺可以取代 MOSFET 通道中的矽，以協助 CMOS 電晶體微小化。聯華電子的工程師同時也展示了隨著次世代高效能 p-MOSFET 問世，經仔細運算在晶圓 (110) 平面及特殊方向上布置上令人期待的鍺化矽通道，可使製成之 p-MOSFET 產生高達 48% 的驅動電流增益，這是前所未有的成就。除此之外，當 (110) 鍺化矽通道 p-MOSFET 進一步與壓縮應力覆蓋層結合， (110) 鍺化矽通道 p-MOSFET 則能將驅動電流改善提昇至 80%，充分展示了這項元件架構令人期待的優勢。

在接面微小化的部份，這次會議中也展示了一個獨特的超淺接面元件結構，配有擴散阻障層及含硼的鍺化矽 (SiGe : B) 應變層之 p-MOSFET。即使在過熱處理之下，嵌入式擴散阻障層 (Embedded Diffusion Barrier, EDB) 仍能有效地壓抑硼過度擴散，因此產生了絕佳的短通道控制效果。這項方法能幫助超淺接面成型，並且可以減少 30% 的接面深度，另外能同時在僅使用傳統活化製程的情況下，維持較低的源極 / 汲極延伸區電阻。這項元件架構可與其他遷移率強化技術相容使用。這項研究中也特別強調效能結合數據的呈現。

聯華電子的研究發現結果，都在 6 月 13 日 ~ 15 日於美國夏威夷舉行的 “Symposia on VLSI Technology” 超大型積體電路技術會議中，詳細提出報告。