提供世界級晶圓專業製造服務的聯華電子，今天啟用業界第一個協助 IC 設計業者在早期的產品定義階段，即能輕易估算晶方 (die) 尺寸和製造成本的線上工具 ─ Chipsizer。IC 設計業者的行銷部門與其設計團隊可藉此工具增刪其產品特徵，並立即得知對產品成本的影響。Chipsizer 是位於美國矽谷的 nTool 公司開發的產品，用戶可從聯電網站 (網址：www.umc.com) 上使用 Chipsizer。

Chipsizer 能讓用戶從聯電 Gold IP™ 龐大的元件資料庫和智財元件〈如記憶體輸入和輸出埠 (memory blocks input and output buffers)、微處理器核心 (microprocessor cores)、用硬體描述語言撰寫的核心 (soft cores) 、和鎖相迴路 (PLL) 等〉中勾選合適項目，再加入其他設計資訊，如隨機邏輯閘陣 (random logic gates)、客戶專用的巨集 (macro)、焊墊 (pad) 種類等，然後 Chipsizer 能立即顯示該晶片的圖像，並在瀏覽器視窗內估算晶方的大小。Chipsizer 同時能於用戶輸入缺陷密度 (defect density) 和晶圓成本後計算出每片晶圓的晶方總值、晶方淨值及晶方價格。

聯電美國公司副總經理溫國燊表示："Chipsizer 是我們電子商務策略中，另一項足以滿足 SOC 設計業者關鍵需求的要件。我們提供一個易用可靠的晶方尺寸及成本計算工具，以協助用戶降低上市週期。聯電是第一家讓估算製造成本方便到用瀏覽器就能達成的公司。"

Chipsizer 讓用戶於設計中加入新特徵時，看得見對晶方尺寸的影響。由於輸入卅輸出的設計有限，用戶能變更焊墊間距或以更換輸入卅輸出的方式來檢視晶方尺寸是否減小。用戶也能增加一層金屬層，來檢視增加的晶圓成本是否被改善的密度抵銷，是否因而需要較小的晶方尺寸。此外，用戶能將其設計從 0.18 微米製程轉到 0.15 微米製程，來比對晶方尺寸及成本的影響。

Tality 公司數位積體電路業務部門副總裁暨總經理 Ajay Shingal 表示："有了 Chipsizer，你能很快做出許多問題分析並得到用來設計最佳成果的選項。Chipsizer 為我們的工程師節省了從一大堆資料庫及 IP 供應商的技術資料中查詢閘陣密度及 IP 尺寸的時間和麻煩，因為大部分所需的資料已在 Chipsizer 中。