聯華電子今日 (8日) 宣佈，已採用高效能 (High Performance, HP) 40 奈米製程技術產出客戶產品。此大晶方尺寸的可編程邏輯晶片展現了優越的生產週期時間以及良率表現，採用了三閘極氧化層與銅 / 低介電質 12 層金屬層技術，與前一世代 65 奈米產品相比，可減少 65% 的耗電並提昇密度達兩倍以上。聯華電子客戶已開始將此先進的 40 奈米產品大量出貨至其使用者端，作為產品樣本。

聯華電子先進技術開發處副總簡山傑表示，“藉由適時推出滿足今日應用產品嚴格需求的尖端製程，聯華電子持續維持在半導體晶圓專工技術上的領導地位。此次產出 40 奈米客戶產品更再次彰顯了我們致力於技術研發上的承諾，我們也期待將此經驗證的 40 奈米技術所帶來的效能優勢，提供給更多聯華電子的客戶。”

聯華電子獨立研發的高效能 45 / 40 奈米邏輯製程採用了先進的浸潤式微影術，並且結合最新技術，例如超淺接點技術、遷移率提昇技術，以及超低介電質技術，以實現耗電與效能的最佳化。聯華電子提供的多重電壓與電晶體選擇，可滿足廣泛應用產品的需求，包括系統單晶片設計的高速、低耗電、以及類比 / 射頻等需求。目前已有多家客戶將其 45 / 40 奈米設計投單予聯華電子，有多項設計正在製造過程的不同階段進行中。