|
聯華電子 9 日在美國巴爾的摩所舉辦的 2009 國際電子元件會議 (International Electron Device Meeting, IEDM) 中，發表了其獨特的 28 奈米製程混合型高介電係數 / 金屬閘極 (HK / MG) 技術。此項方案結合了 nMOS 的 Gate-first 製程優點，以及 pMOS 的 Gate-last 特性等兩項優勢，與僅用 Gate-first 製程相比，此方法可強化電晶體效能高達 30%。 “擁有創新的精神，一直是在進行先進技術開發時的關鍵因素。”聯華電子先進製程開發處副總簡山傑表示，“此次發表的成果，展現了聯華電子在構思與開發多種不同解決方案上堅實的能力，充分運用了由現有 HK / MG 製程選項中所學習到的經驗，來因應今日對尖端產品與應用上與日俱增的需求。” 業界現有兩種不同的 HK / MG 整合方案同時並行，分別為 Gate-first 與 Gate-last。以 Gate-first 而言，HK / MG 係於閘極成型之前即置入，而 Gate-last 或稱 Replacement metal gate，金屬閘極則是於多晶矽假閘極成型之後填入，旋即移除假閘極。除了擁有此次新提出的混合型技術之外，自從業界採用 Gate-last 技術量產 CPU 之後，聯華電子也一直致力於 Gate-last 技術之開發。聯華電子的先進製程開發係於其台南廠區的 12 吋晶圓廠與研發中心進行中。 |
|
Note From UMC Concerning Forward-Looking Statements |
|
Some of the statements in the foregoing announcement are forward looking within the meaning of the U.S. Federal Securities laws, including statements about future outsourcing, wafer capacity, technologies, business relationships and market conditions. Investors are cautioned that actual events and results could differ materially from these statements as a result of a variety of factors, including conditions in the overall semiconductor market and economy; acceptance and demand for products from UMC; and technological and development risks. |
|
||||
|
||||