Elpida 公司、力成科技與聯華電子今 (21) 日共同宣佈，三方將攜手合作，針對包括 28 奈米的先進製程，提昇 3D IC 的整合技術。這項合作將會運用 Elpida 的 DRAM (動態隨機存取記憶體) 技術，力成科技的封裝技術，以及聯華電子的先進邏輯技術優勢，共同開發 Logic + DRAM 的 3D IC 完整解決方案。

“Elpida 公司領先業界，在去年首度以 TSV (Through-Silicon Via, 直通矽晶穿孔) 技術為基礎，成功開發 80 億位元組的 DRAM，”Elpida 公司董事兼技術長安達隆郎表示。“這項技術最大的優勢是它可以在邏輯與 DRAM元件間建立大量的 I/O 連結，這樣將可以大幅增加數據傳輸的速率並且減少功率消耗，使新型式的高效能元件能夠運作。然而，我們需要可信賴的邏輯晶圓專工夥伴才能達成這個目標。與聯華電子的合作意味我們能使用最先進的 TSV 整合技術將 Elpida 先進的 DRAM 技術，與聯華電子的尖端邏輯晶圓專工技術，包括提供先進微處理器等系統單晶片解決方案的經驗結合。而透過 TSV 技術整合所有元件，我們便能加速研發的腳步，推動最終的系統解決方案問世。”

“此外，大幅提昇 TSV 整合技術意味我們需要成本較低的產品技術以及生產製程，才能應付大量生產的需求。”安達先生繼續表示。“與力成科技的合作則可促成此一目標，因為力成科技能夠在這項合作中提供先進的封裝技術。相信這項三方合作能使我們利用 TSV 技術提供多樣化的服務，讓客戶得以建立更為強大的高效能系統。”

力成科技資深副總兼研發技術長岩田隆夫表示，“這項 3D IC 與 TSV 技術的整合完全符合力成科技業務與技術上的策略。我們致力於為全球頂尖記憶體業者提供先進的記憶體封裝與測試服務，採用最薄到 50 微米的晶圓與優異的黏晶技術，能在一個商業化封裝內堆疊 8 個晶方，可應用在智慧型手機產品上。此外，我們也一直致力於開發 16 晶方及以上的堆疊封裝，維持低封裝組合。同時自 2007 年起，力成科技也持續為邏輯客戶開發 SiP (System in a Package, 系統級封裝)，以打線接合 (wire bonding) 與表面黏著技術 (Surface Mounted Technology, SMT) 的方式組成包括 WLCSP (Wafer Level Chip Scale Package, 晶圓級封裝）、Flip Chip (覆晶封裝) 與被動元件等封裝方式，例如應用在可攜式行動元件上的系統模組。為了產出低成本高效能的 3D IC 整合元件，力成科技參與這次與 Elpida 以及聯華電子的合作，期望為半導體業界的演進貢獻一份心力。”

聯華電子副總暨先進技術開發處處長簡山傑表示，“聯華電子為服務客戶，一直積極追求尖端的技術解決方案，成果卓著。在 2009 年 10 月我們成功產出 40 奈米製程高效能客戶產品。而在 28 奈米製程方面，我們的後閘極 (gate-last) 高介電係數 / 金屬閘極 (HK / MG) 研發預計在 2010 年年底即可準備就緒，進行客戶矽智財驗證。隨著 CMOS 製程微縮帶來的技術與成本上的挑戰，採用 TSV 技術的 3D IC 便成為摩爾定律之外的另一個選擇。然而，需要 3D IC TSV 解決方案來生產次世代產品的客戶正面臨多項挑戰，包括標準化、供應鍊基礎架構、設計解決方案、熱應力、封裝測試整合以及成本問題等等。身為 3D IC 整合解決方案的晶圓製造廠，我們非常高興能與 Elpida 公司以及力成科技合作，針對各種不同應用產品，共同開發一個完整的 TSV 整合解決方案。運用聯華電子尖端的 28 奈米邏輯技術與邏輯設計介面、Elpida 公司的 DRAM / TSV 技術以及力成科技的封裝與測試服務，這項合作將能使聯華電子為客戶的 3D IC 設計提供完整的解決方案。”同時，聯華電子也將支援使用其他 TSV 方法的客戶，透過與現有封裝夥伴合作，積極發展解決方案，滿足其他客戶的需求。

使用 TSV 技術整合 DRAM 與邏輯技術之後，預計其提供的效能，將能滿足行動與可攜式電子產品 3C 功能不斷整合的趨勢。這項合作將能促進完整解決方案的開發，其中包括 Logic + DRAM 介面設計、TSV 結構、晶圓薄化、測試與晶片堆疊組裝。這項技術預期能增加成本上的競爭力，改善邏輯良率效應，並且加速進入 3D IC 市場的時間。