聯華電子今 (3日) 與 ASIC 設計服務暨 IP 研發銷售廠商智原科技共同發表智原科技於聯電 28 奈米 HPC^U 制程的可程式設計 12.5Gbps SerDes PHY IP 方案。此次智原成功推出的 SerDes PHY，為聯電 28 奈米 High-K / Metal Gate 後閘極技術制程平臺中一系列高速 I/O 解決方案的第一步。

藉由採用涵蓋 1.25Gbps 到 12.5Gbps 的可程式設計架構技術，此 SerDes PHY 能夠輕易支援 10G / 1G xPON 被動光纖網路通訊設備。結合不同的 PCS 物理編碼子層電路，便可以支援 SGMII、XAUI、QSGMII、USB3.1、PCIe 3.0、NVM Express、SATA 3等介面標準。透過智原 SerDes PHY 的高度整合彈性，客戶能夠在28 HPC^U平臺縮短 SoC 設計週期，且滿足從商用等級高效能配備到穿戴裝置低功耗的應用需求。

智原科技營運長林世欽表示：“隨著高階制程的演進，系統單晶片 (SoC) 的整合複雜度不斷地提升，為了支持低功耗的各種高速介面傳輸標準，高速 SerDes 元件成為影響 SoC 系統效能的關鍵電路設計技術。28 奈米 High-K / Metal Gate 制程為主流的先進制程技術，聯電 28 HPC^U 展現其技術卓越的效能表現。包含此次發表的 12.5G SerDes，智原有信心能結合聯電 28 HPC^U 制程的優勢，為客戶帶來更多高性價比的高速 I/O 解決方案。”

聯電矽智財研發暨設計支持處的簡山傑資深副總經理也表示：“智原是聯電長期合作的 IP 供應商，能夠充分掌握聯電的制程特性，于現有的各自制程平臺上提供了相當多的矽驗證 IP。我們很高興將智原的可程式設計 SerDes IP 納入28 HPC^U 平臺資源，説明客戶擴展更高階的產品市場，期望與智原持續並肩合作，研發更多具發展潛力的 SerDes 解決方案。”