测试与封装
解决方案

封装解决方案研发

研发法则

现今先进的晶圆工艺与封装技术,在可靠度及成本与效能上对系统单芯片﹑系统化封装与三维芯片设计人员,形成了挑战。为了有效地克服这些挑战,联电已与业界领导厂商合作,提供客户诸如已完成且通过验证的设计准则﹑低介电常数晶圆之材料与结构验证﹑最佳化的封装材料与参数以及强化的可靠度效能等。此外,精密且多样化的测试载具则是另一项可透过联电研发方法获得的优势。

Customer endorsed qualification flows and specs


图1. 联电研发法则提供的解决方案能满足客户的需求。

经验证的封装解决方案

联电也与世界领导封装厂合作,提供经过硅验证的封装解决方案。由测试芯片搭配封装技术研发开始,联电的硅验证封装解决方案能够满足复杂设计所需的严格要求,快速达到验证标准,并且能够确保复杂芯片的可靠度,例如采用了超低介电值与低介电值铜导线这样的芯片。所有的厂商都具有ISO9000认证,并且必须符合联电在良率与运转时间上所设定的标准。

图2. 联电针对先进封装效能与质量提供的封装解决方案研发。

Solutions

Capability

Bump / Flip Chip

Solder: 8" & 12" wafer

130um bump pitch

28nm low-k

Wire Bond / BOAC

45um in-line pad pitch

40nm low-k

MCP / SiP

Stacked die, POP & PIP

Lead Free Package

Wire Bond

Flip Chip

图3. 联电的解决方案能应付不同封装的挑战。

测试/封装伙伴

联电的主要测试与封装伙伴位于台湾以及亚洲各地。这些伙伴与联电厂房相接近的地理位置,可产生快速服务与优异弹性的综效。联电的测试与封装伙伴包含: 日月光、艾克尔、欣铨科技、寰邦科技、京元电子、NEPES、矽品、星科金朋以及联合科技。

Back to Top
A+ A-

Leadership
关于 UMC
股东专栏
企业永续
新闻中心
人力资源
Popular Links