FDK (ファウンドリデザインキット) は、不必要な手作業を排除し、テープアウトを確実に成功させる自動設計環境をIC 設計者に提供します。
UMC の各種プロセスに向けたMM/RFの完全な設計フローは、RFIC 開発のフロントエンドとバックエンドの両方をカバーします。この手法では、正確な RF デバイスモデルとともに、回路レベルの設計とシミュレーション、回路レイアウトおよびレイアウト検証へのアクセスが提供されます。この手順により設計者は生産性を向上させ、エラーのリスクを軽減できます。
フロントエンドでは、UMC の MM/RF プロセスの基本コンポーネントが共通の設計環境とシミュレーションツールに実装されています。
バックエンドには、パラメータ化セル(PCell)を用いたスケマティックドリブンレイアウト（回路図駆動レイアウト）を採用し自動化された完全な設計フローを提供します。
データ入力を最小限に抑えるためにコールバック関数もこの設計フローで提供されています。
UMC と EDA ツールパートナーによって提供される、全波シミュレーションに基づく業界初のパラメータ化されたスパイラルインダクタ設計キットです。VIL により、RFCMOS 設計者は UMCのプロセスと互換性のあるカスタムインダクタ形状を作成し、シミュレーションすることができます。これは UMC の電磁設計手法 (EMDM) に基づいて構築されており、エンジニアはあらゆるRF 構造を簡単かつ正確に作成することができます。EMDM により、設計者は、直径、回転数、トレースの幅と間隔などのパラメータを編集するだけで、新しい形状を作り出すことができます。VIL に加えて、UMC は仮想コンデンサライブラリ (VCL)および仮想トランスライブラリ (VTL) も提供しています。
OIF により、設計者は、使いやすいソフトウェアを用いて、わずか数ステップでインダクタ最適化の大規模なライブラリにアクセスできるようになります。お客様は希望のインダクタンスを定義し、Q値と面積の間でトレードオフを行うことができます。OIF はインダクタライブラリから仕様に最も適合する設計を数秒で選択します。OIF に加えて、UMC は最適化コンデンサファインダー(OCF) および最適化トランスファインダー(OTF) もFDK パッケージで提供しています。
下記の設計サポートマニュアルにアクセスするには、秘密保持契約 (NDA) を締結する必要があります。パスワードが付与されると、これらのマニュアルは MyUMC オンラインサービスポータルを介してテクニカルデータサービス (TDS) からダウンロードできます。
UMC のプロセステクノロジーについては、以下のようなサポートマニュアルが利用可能です。
UMC は、主要な EDA ツールをサポートする DRC / LVS / LPE コマンド ファイル一式をお客様に提供しています。ファイルは、事前に設定されたアカウントとパスワードを使用して、 MyUMC ポータルを通じて Web サイトから取得できます。 UMC は、お客様の新しいデータベースを検証するための DRC サインオフ サポートも提供します。