65 / 55奈米製程技術
聯電於 2005 年 6 月起領先全球業界,為首家提供 65 奈米客戶產品的晶圓專工公司。聯電 65 奈米技術高效能 (65SP) 及低耗電 (65LL / 65LP),滿足廣泛主流應用產品的需求。
聯電的 65 奈米系統單晶片解決方案,提供彈性的技術設計平台供客戶為其特定應用產品選擇最佳化的製程元件選項,例如標準效能 (SP)、低漏電流 (LL) 或低功耗 (LP) 電晶體等。此外,聯電 65 奈米 SP 製程的高效能特性,讓晶片設計公司能藉由採用此技術發展消費性到繪圖晶片等廣泛應用的產品。此外另有多種製程技術應用選項,包括混合訊號 / RFCMOS 及客製化製程。
聯電 55 奈米標準效能製程 (55SP) 係為 90% 微縮 65 奈米製程 (65SP),可提供客戶更小的晶片尺寸,同時以相近或更低的功率維持相同的效能。此外,亦提供相容於產業標準製程的低功耗平台 (55LP) 與超低功耗平台 (55uLP) 選項。上述各個平台皆具充足產能與高良率成熟度。
90 奈米製程技術
聯電自 2003 年 3 月起,已製造產出 90 奈米邏輯製程客戶產品。聯電 90 奈米製程提供了低介電係數或 FSG 技術選項,便於客戶彈性選擇最適合其應用產品的介電值材料。讓要求效能、密度及電源效率的客戶,得益於聯電的 90 奈米技術優勢。
Core Vt
Device offering
55uLP
55LP
55SP
65LP
65LL
65SP
90LL
90SP
90G
Vdd (V)
0.9
1.2
1
Ultra Low
-
Low
V
Regular
Super High
IO
1.8V
2.5UD1.8V
2.5V
3.3V
SRAM
Ultra High Density
0.499
High Density
0.525
0.425
0.99
High Current
0.502
0.62
1.16
0.789
0.938
0.974
1.158
2.08
Featured Resources