邏輯製程

聯華電子 14 奈米鰭式場效電晶體 (FinFET) 製程技術，已於 2017 年量產晶圓出貨給主要客戶，且良率已達先進製程的業界競爭水準，此製程將幫助客戶於電子產品開拓嶄新的應用。位於台南的 Fab 12A 廠目前為客戶量產 14 奈米的客戶產品，預計將依據客戶需求穩定增長 14 奈米產能。

聯華電子 14 奈米技術特點為公司自主研發的 14nm FinFET 技術，其特點包括鰭式模組、高介電材料 / 金屬閘極 (High-k / Metal Gate) 堆疊、低介電材料 (low-k) 隔板、應變工程 (strain engineering)、中端 (MoL) 以及後端 (BEOL) 模組。該製程技術對於在同一設計中，對高性能和低功耗兼具的需求應用，是最理想的選擇。

聯電的 22 奈米製程，是基於聯電的28奈米製程技術作性能的提升，目前已量產。22 奈米超級集組合技術將超低功耗 (ULP) 與超低漏電 (ULL) 兩種製程方案建立在同一個平台上，其所需光罩數量與 28 奈米相同且設計規則與 28 奈米製程技術相容，在提昇晶片效能的同時毋須增加製程的複雜度。晶片設計者可以放心地使用聯電的 22 奈米設計指南來獲得晶片在面積與效能上的利益。

22 奈米製程平台具有對市場上各種半導體應用的基本 IP 支持，包括消費電子產品，如機上盒、數位電視、顯示器、電源或對漏電敏感的 IoT 晶片 (具有藍牙或 WiFi) ，同時更適用於需要延長電池壽命的可穿戴設備。

聯電 28 奈米製程採用嶄新的應力技術 (SMT, t-CESL, c-CESL) 與嵌入式 SiGe，以強化電子遷移率的表現，專為需要高效能與低功耗之應用產品所開發。目前已採用 28 HLP SiON 與 28 HPC / HPC+ HK / MG 製程量產多家客戶產品。聯電現正積極擴增 28 奈米產能，以滿足客戶對此廣受歡迎製程的高度需求。

聯電是領先全球提供 40 奈米技術的晶圓專工廠，自 2008 年起已採用 40 奈米技術製程產出客戶產品。聯電 40 奈米低功耗 (40LP) 平台，可因應各種不同應用的設計需求，以彈性的設計平台提供客戶選擇最適合其特定應用產品的製程元件選項，例如高效能、低功耗電晶體。

聯電 40 奈米超低功耗 (40uLP) 平台係衍生自 40 奈米低功耗 (40LP) 平台的更低操作電壓超低功耗 (40uLP) 平台以滿足更低功耗、更低漏電的需求。40 奈米超低功耗 (40uLP) 平台包含介面 IP、IP 子系統、邏輯設計元件庫、嵌入式記憶體以及類比 IP，經由對於兩個平台製程、電壓、溫度變異的參數最佳化，可適用於兩個平台。

聯電於 2005 年 6 月起領先全球業界，為首家提供 65 奈米客戶產品的晶圓專工公司。聯電 65 奈米技術高效能 (65SP) 及低耗電 (65LL / 65LP)，滿足廣泛主流應用產品的需求。

聯電的 65 奈米系統單晶片解決方案，提供彈性的技術設計平台供客戶為其特定應用產品選擇最佳化的製程元件選項，例如標準效能 (SP)、低漏電流 (LL) 或低功耗 (LP) 電晶體等。此外，聯電 65 奈米 SP 製程的高效能特性，讓晶片設計公司能藉由採用此技術發展消費性到繪圖晶片等廣泛應用的產品。此外另有多種製程技術應用選項，包括混合訊號 / RFCMOS 及客製化製程。

聯電 55 奈米標準效能製程 (55SP) 係為 90% 微縮 65 奈米製程 (65SP)，可提供客戶更小的晶片尺寸，同時以相近或更低的功率維持相同的效能。此外，亦提供相容於產業標準製程的低功耗平台 (55LP) 與超低功耗平台 (55uLP) 選項。上述各個平台皆具充足產能與高良率成熟度。

聯電自 2003 年 3 月起，已製造產出 90 奈米邏輯製程客戶產品。聯電 90 奈米製程提供了低介電係數或 FSG 技術選項，便於客戶彈性選擇最適合其應用產品的介電值材料。讓要求效能、密度及電源效率的客戶，得益於聯電的 90 奈米技術優勢。

對於現代化電子產品所需晶片，舉凡電腦、行動通訊之電源管理晶片、行動通訊之前端晶片、中大尺寸液晶螢幕驅動晶片、微控制器、音效晶片、車用電子等多採用成熟的 6 吋及 8 吋晶圓廠技術進行生產。此製程技術範圍由 5 微米至 0.11 微米，提供客戶多樣應用的選擇，並可提供客製化製程，以因應快速演進的市場，服務日益增加的半導體晶片需求。