先進封裝

聯電的 2.5D IC 解決方案透過矽中介層（Interposer）或矽橋接結構（Bridge），將多個晶粒並排整合，大幅降低訊號傳輸距離，提高運算速度。建立高速、高密度的晶片間連接，以提升資料傳輸頻寬。

應用包括 AI 運算，互連平台可採用矽中介層，或多個矽橋接結構。例如將處理器與記憶體共同封裝，以實現對隨機存取記憶體（RAM）的高頻寬存取；或連接多個相同的晶粒，讓它們協同運作，實現晶片間連接。

為滿足先進晶片對穩定供電及提升電源、訊號完整性的需求，聯電的分離式深溝槽電容（Discrete Deep Trench Capacitor，Discrete DTC）技術提供了小巧且高效能的去耦解決方案。

相較於傳統的陶瓷表面黏著電容，聯電的 Discrete DTC 在不同溫度與電壓條件下能維持更穩定的電容量，具備優異的等效串聯電感（ESL）特性，且使用面積更小。這些優勢讓 Discrete DTC 能靈活配置於基板的焊墊側或矽上，支援電源分配網路（PDN）中的直流去耦，提升整體電源完整性。

Discrete DTC 特別適用於瞬態供電需求高的設計，包括 AI／HPC 加速器、CPU／GPU 及多晶粒（chiplet）封裝。

聯電的 3D IC 解決方案採用 3D 晶圓對晶圓混合鍵合技術（Wafer-to-Wafer Hybrid Bonding），在堆疊晶圓之間建立高密度互連。此技術可支援異質整合，例如邏輯晶圓與記憶體晶圓的堆疊；亦可支援同質整合，例如記憶體晶圓堆疊，在有限的封裝面積下提升整合密度。

聯電的 3D IC 此解決方案適用於 AI 加速器、高效能運算、堆疊式記憶體，以及需要快速、高效本地資料存取的 RF 裝置。